L'objectif de ce stage est de travailler autour du principe de division de fréquence « régénérative numérique fractionnaire », possiblement comme alternative aux diviseurs fractionnaires complexes de type ΣΔ utilisés dans les PLL. Dans un premier temps, une étude théorique sera menée, mêlant calcul formel, calcul numérique et simulations comportementales. Dans un deuxième temps, des architectures seront conçues et simulées en conditions réelles en technologie CMOS ou BiCMOS SiGe.

Le candidat devra avoir de bonnes connaissances en conception de circuits numériques et analogiques, connaître des environnements de conception de circuits intégrés de type Cadence Virtuoso et Spectre RF, et être à l'aise avec les transformées de Fourier discrètes (DFT, FFT) et plus généralement les manipulations de spectres en fréquence. La maîtrise de logiciels de calculs numériques (ex. Octave) et formels (ex. Maxima), ainsi qu'une certaine aisance avec l'arithmétique modulaire sera un plus.