RAP - Capteurs Intégrés

Capteurs Embarqués pour la Détection, l'Identification et le Suivi d'Obstacles

L'objectif pricipal est de co-concevoir une implémentation matérielle-logicielle d'algorithmes de détection, identification et suivi d'obstacles par vision, adaptés à des contextes robotiques réalistes.  Ceci implique de concevoir des capteurs de vision intégrés "intelligents", capables d'extraire une information de la scène et de la communiquer à une ressource en charge d'un traitement de plus haut-niveau.  De tels capteurs sont fortement contraints en terme de taille, consommation énergétique, coût et débit.  Les systèmes avancés d'assistance à la conduite (ADAS) et les véhicules autonomes constituent des champs applicatifs pour lesquels le débit constitue un facteur limitatif de la vitesse et de la réactivité du véhicule (thèse de D. Botero).  Notre recherche est conduite selon trois méthodologies : détection par classification de pixels ; détection par tranformation géométrique ; détection par analyse du mouvement.  L'un des éléments-clés du développement est le prototypage matériel sur FPGAs, qui implique fréquemment des optimisations aux niveaux algorithmiques et matériel (thèses de A. Alhamwi & F. Brenot).

Accélérateur Matériel pour la Localisation Visuelle

Ce thème explore la conception d'architecture matérielles pour l'accélération de techniques de localisation visuelles existantes, telles que le SLAM, en fournissant un système frontal de filtrage d'image qui réalise l'extraction d'information haut-niveau et la transmet au processus de filtrage/optimisation situés en aval.  Nous avons réalisé un prototype qui implémente l'ensemble des opérations de filtrage d'image nécessaires au SLAM EKF.  Ce prototype délivre une information en temps réel et avec une latence faible sur un véhicule embarquant une caméra et une IMU.  Il consiste en l'interconnexion de logique programmable (FPGA) avec un processeur embarqué (POWER-PC).  Un flux de co-conception a permis la partition de l'application entre les deux ressources et l'évaluation des coûts de communication lors de l'exécution.  Ceci a permis la modification du logiciel C-SLAM afin de bénéficier au mieux des possibilités de traitement parallèle.

Co-processeur SLAM

Méthodologie de Conception basée sur le Flux de Données pour la Co-conception Matérielle-Logicielle

Nous avons développé une méthodologie qui guide le concepteur au travers du processus de prototypage de l'application en vue de produire une implémentation matérielle-logicielle valide d'un algorithme donné.  Cette méthodologie est intégrée dans le logiciel PREESM et génère des prototypes SystemC depuis une description des flux de données pour chaque étape du flot de conception.  Elle permet d'explorer l'espace d'optimisation pour une application donnée sur une architecture donnée [Pelcat_LNEE2013].

Le capteur “Embedded Audition for Robotics” (“EAR”)

En connexion avec notre activité en audition en robotique, une architecture originale System-on-a-Programmable-Chip (SoPC) a été conçue pour notre capteur auditif intégré "EAR".  Un processeur soft et des modules matériels conçus individuellement pour des opérations spécifiques à l'application (co-processeurs pour calculs intensifs, timers, communiations,...) ont été câblés sur le FPGA.  Ceci permet une gestion efficace des ressources, un développement progressif, flexible et rapide (SDKs basés sur C/C++-, boîtes à outils MATLAB/HDL,…), ainsi qu'une validation à chaque étape du flux de travail.  Un cycle de la détection-localisation MUSIC-MAICE est réalisé en moins de 25mn.  Cette architecture a été également adaptée à l'audition binaurale et aux microphones MEMS [Lunati_IROS2012].