Parmi les nombreuses solutions proposées pour remplacer les systèmes traditionnels basés sur le couple cuivre-diélectrique, la plus prometteuse est l'intégration tridimensionnelle, connue sous le nom d'assemblage 3D, qui consiste en un empilement de tranches électroniques dont l'interconnexion s'effectue en trois dimensions en utilisant les faces de l'empilement pour réaliser les connexions entre les tranches. La technologie Flip-chip introduite par IBM et baptisée C4 (Control Collapse Chip Connection), favorise la miniaturisation des packages : en effet c'est la technologie qui garantit une plus grande densité d'intégration tout en gardant les mêmes dimensions de puce. Au coeur de cette technologie, le "Wafer-Bumping" est un procédé qui consiste en l'introduction d'une microbille conductrice entre deux plots de connexion des puces avec comme ambition la réalisation d'une liaison électrique et mécanique avec le niveau de packaging suivant. Différentes méthodes d'obtention de ces microbilles sont mises en La technique de dépôt par sérigraphie de pâte à braser est récemment devenue pratique en raison de son adaptation aux alliages sans plomb. Cette méthode présente l'avantage d'une plus grande capacité dans le choix de composition d'alliages, d'un faible coût et d'une possible production à grande échelle. La société Novatec partisane du projet a déjà une expérience de ce type d'assemblage pour avoir déjà expérimenté un procédé sérigraphique. Ce procédé s'est heurté à la difficulté de maîtrise des matériaux et de leurs interactions. Nous avons donc choisi de développer la technique qui permet d'obtenir des matrices de connexions électriques dont les dimensions sont comprises entre 50 µm et 100 µm, par sérigraphie d'une pâte à braser sans-plomb, pour les assemblages haute densité flip-chip.