234documents trouvés
Filière technologique CMOS/LIGBT/bipolaires/LDMOS à isolation diélectrique enterrée localisée obtenue par la technique LEGO
H.GRANIER, I.BERTRAND, B.ROUSSET, M.BAFLEUR, J.M.DILHAC, L.BOUSCAYROL, C.GANIBAL, P.DUBREUIL
TEAM, ISGE, 2I
Rapport LAAS N°06187, Mars 2006, 84p.
Diffusable
106337A semiconductor switch arrangement and an electronic device
M.ZECRI, L.BERTOLINI, P.BESSE, M.BAFLEUR, N.NOLHIER
FREESCALE, ISGE
Brevet : Brevet N° WO 2006/013211 A1, 9 Février 2006, 56p. , N° 06162
Diffusable
106210Different failure signatures of multiple TLP and HBM stresses in an ESD robust protection structure
N.GUITARD, D.TREMOUILLES, P.PERDU, D.LEWIS, V.POUGET, F.ESSELY, M.BAFLEUR, N.NOLHIER, A.TOUBOUL
CIP, CNES-THALES, IXL
Revue Scientifique : Microelectronics Reliability, Vol.45, N°9-11, pp.1415-1420, Septembre-Novembre 2005 , N° 05220
Diffusable
104831New lateral DMOS and IGBT structures realized on a partial SOI substrate based on LEGO process
I.BERTRAND, V.PATHIRANA, E.IMBERNON, F.UDREA, M.BAFLEUR, R.NG, H.GRANIER, B.ROUSSET, J.M.DILHAC
TMN, CAMBRIDGE, CIP, TEAM
Manifestation avec acte : 2005 Bipolar/BiCMOS Circuits and Technology Meeting (BCTM'2005), Santa Barbara (USA), 10-11 Octobre 2005, pp.74-77 , N° 05217
Lien : http://hal.archives-ouvertes.fr/hal-00385958/fr/
Diffusable
Plus d'informations
Abstract
In this paper, we present new lateral DMOS and IGBT structures based on a partial SOI substrate. The partial SOI substrate, formed through LEGO recrystallization process improves considerably the breakdown capability and the thermal behavior of these devices compared to full SOI devices. Experimental results of high voltage power devices implemented on such a process are presented for the first time.
Different failure signatures of multiple TLP and HBM stresses in an ESD robust protection structure
N.GUITARD, D.TREMOUILLES, P.PERDU, D.LEWIS, V.POUGET, F.ESSELY, M.BAFLEUR, N.NOLHIER, A.TOUBOUL
CIP, CNES-THALES, IXL
Manifestation avec acte : 16th European Symposium on Reliability of Electron Devices, Failure Physics and Analysis (ESREF'2005), Arcachon (France), 10-14 Octobre 2005 , N° 05220
Diffusable
104830Modélisation et caractérisation de pistes sur carte électronique avec la méthode TDR (Time Domain Reflectometry)
N.LACRAMPE, N.NOLHIER, M.BAFLEUR
CIP
Rapport LAAS N°05434, Octobre 2005, 61p.
Diffusion restreinte
104346Efficient TCAD methodology for ESD failure current prediction of smart power ESD protections
C.SALAMERO, N.NOLHIER, M.BAFLEUR, P.BESSE
CIP, FREESCALE
Manifestation avec acte : 17th International Symposium on Power Semiconductor Devices & ICs (ISPDS'05), Santa Barbara (USA), 22-26 Mai 2005, pp.115-118 , N° 04622
Diffusable
104053Accurate prediction of the ESD robustness of semiconductor devices through physical simulation
C.SALAMERO, N.NOLHIER, M.BAFLEUR, M.ZECRI
CIP, FREESCALE
Manifestation avec acte : International Reliability Physics Symposium (IRPS'2005), San José (USA), 17-21 Avril 2005, pp.106-111 , N° 04621
Diffusable
103538Comparison between low levels TLP and FTLP of a single finger grounded gate nMOS transistor
C.GALY, V.BERLAND, M.BAFLEUR, N.NOLHIER, F.BLANCHARD
UPS, LORE, CIP, Philips Zurich
Rapport LAAS N°05218, Avril 2005, 5p.
Diffusable
103589Rapport final d'avancement des travaux dans le cadre du laboratoire commun, Laboratoire Circuits Intégrés de Puissance SMARTMOS
M.BAFLEUR, A.CAZARRE, J.M.DILHAC, J.M.DORKEL, C.GANIBAL, H.GRANIER, K.ISOIRD, A.MARTY, N.MAURAN, F.MORANCHO, N.NOLHIER, B.ROUSSET, D.RAMIS, G.SARRABAYROUSE, E.SCHEID, P.TOUNSI, H.TRANDUC, L.ALLIRAND, F.BERGERET, L.BERTOLINI, J.L.CHAPTAL, A.DERAM, I.DERAM, E.HEMON, P.HUI, C.LOCHOT, B.LOPES, J.MARGHERITTA, B.PETERSON, P.RENAUD, J.M.REYNES, M.ZECRI, S.ALVES, I.BERTRAND, P.BESSE, A.FEYBESSE, J.P.LAINE, L.MONTAGNER-MORANCHO, O.PERAT, S.ROUX, C.SALAMERO, J.B.SAUVEPLANE, O.GONNARD
2I, TEAM, CIP, TMN, FREESCALE, LCIP2
Rapport de Contrat : Contrat LCIP N°1411684-00, Novembre 2004, 78p. , N° 04651
Non diffusable
103042