3documents trouvés
A both gaussian and sinusoidal phase-to-amplitude converter for low-power ultra-high-speed Direct Digital Synthesizers
T.BORR, J.JUYON, E.TOURNIER
MOST
Manifestation avec acte : IEEE International NEWCAS Conference (NEWCAS 2011), Bordeaux (France), 26-29 Juin 2011, 4p. , N° 11196
Lien : http://hal.archives-ouvertes.fr/hal-00713855
Diffusable
Plus d'informations
Abstract
This paper introduces a new bipolar differential pair topology for both Gaussian and sinusoidal signal shaping, to be used as a phase-to-amplitude converter alternative in low-power ultra-high-speed DDS. A DDS using this converter, with a 9-bit frequency resolution and an 8-bit amplitude resolution has been designed in a 0.13 μm SiGe BiCMOS technology, with ft/fmax of 200/250 GHz, and simulated up to a 20 GHz operating clock frequency. It consumes 585 mW under a 2.8 V power supply. Simulated triangle shape allows an optimal SFDR of -44.5 dBc in sinus mode and a SLRR of -43.5 dBc in Gaussian mode.
A low spurious level fractional-N frequency devider based on a DDS-like phase accumulation operation
J.JUYON, I.BURCIU, T.BORR, S.THURIES, E.TOURNIER
MOST, AXESS Europe
Manifestation avec acte : International Conference Mixed Design of Integrated Circuits and Systems (MIXDES 2011), Gliwice (Pologne), 16-18 Juin 2011, 5p. , N° 11146
Lien : http://hal.archives-ouvertes.fr/hal-00714094
Diffusable
Plus d'informations
Abstract
This paper presents a novel architecture of a low spurious level fractional-N frequency divider. It has already been shown in previous work that the use of a direct digital synthesizer (DDS) represents a promising solution to the mitigation of the fractional spurs that appear at the output of fractional frequency dividers, but with the drawback of causing a non-linear control of the division ratio. The DDS-based architecture proposed in this paper recovers the benefit of having a linear tuning of the division ratio, while still having similar performance in terms of fractional spurs.
Convertisseur phase/amplitude sinusoïdal et gaussien pour synthétiseur digital direct basse consommation ultra rapide
T.BORR, J.JUYON, E.TOURNIER
MOST
Manifestation avec acte : Journées Nationales Microondes (JNM 2011), Brest (France), 18-20 Mai 2011, 4p. , N° 11189
Lien : http://hal.archives-ouvertes.fr/hal-00714107
Diffusable
Plus d'informations
Abstract
Un étage différentiel capable de mettre en forme des signaux gaussiens aussi bien que sinusoïdaux est proposé comme alternative dans les architectures de DDS basse consommation ultra rapides. Il a permis la conception d'un DDS fonctionnant jusqu'à 20GHz, avec une résolution de 9bits en fréquence et de 8bits en amplitude, sur une technologie SiGe BiCMOS 0,13µm de ft/fmax égal à 200/250GHz. Il conduit à un SFDR de −44,5dBc en mode sinusoïdal et un SLRR de −43,5dBc en mode gaussien.