Publications personnelle

34documents trouvés

04151
15/09/2004

Conception et optimisation d'une structure intégrée de protection des IGBT contre les court-circuits

C.CARAMEL, P.AUSTIN, J.L.SANCHEZ, E.IMBERNON, M.BREIL

CIP

Manifestations avec acte à diffusion limitée : Seminario Annual de Automatica, Electronica Industrial e Instrumentacion. Electronique de Puissance du Futur (SAAEI-EPF'04), Toulouse (France), 15-17 Septembre 2004, 4p. , N° 04151

Diffusable

102573
04423
15/09/2004

Réalisation de murs P+ traversants pour des fonctions de puissance intégrées

E.IMBERNON, J.L.SANCHEZ, E.SCHEID, F.ROSSEL, M.BREIL, H.CARRIERE, P.DUBREUIL, B.ROUSSET, P.AUSTIN

CIP, TMN, TEAM

Manifestations avec acte à diffusion limitée : Seminario Annual de Automatica, Electronica Industrial e Instrumentacion. Electronique de Puissance du Futur (SAAEI-EPF'04), Toulouse (France), 15-17 Septembre 2004, 4p. , N° 04423

Diffusable

102576
04155
13/09/2004

Short-circuit protection structure for insulated gate power switch

C.CARAMEL, P.AUSTIN, J.L.SANCHEZ, E.IMBERNON, M.BREIL

CIP

Manifestation avec acte : 2004 Bipolar/BiCMOS Circuits and Technology Meeting (BCTM'2004), Montréal (Canada), 13-14 Septembre 2004, pp.297-300 , N° 04155

Diffusable

102564
04156
31/08/2004

IGBT short-circuit integrated protection structure: conception and optimization

C.CARAMEL, P.AUSTIN, J.L.SANCHEZ, E.IMBERNON, M.BREIL

CIP

Manifestations avec acte à diffusion limitée : 7th International Seminar on Power Semiconductors (ISPS'04), Prague (République Tchèque), 31 Août - 3 Septembre 2004, pp.131-138 , N° 04156

Diffusable

102560
04241
01/06/2004

Intégration

C.CARAMEL, P.AUSTIN, J.L.SANCHEZ, E.IMBERNON, M.BREIL, R.MITOVA, J.C.CREBIER, L.AUBARD, C.SCHAEFFER, E.SARRAUTE, D.VASIC, F.COSTA

LEG, CIP, SATIE

Rapport de Contrat : Contrat GIRCEP 2002-10-2, Juin 2004, 40p. , N° 04241

Diffusion restreinte

102381
03515
27/01/2004

Realization of vertical P+ wall through-wafer

J.L.SANCHEZ, E.SCHEID, P.AUSTIN, M.BREIL, H.CARRIERE, P.DUBREUIL, E.IMBERNON, F.ROSSEL, B.ROUSSET

CIP, TMN, TEAM

Manifestation avec acte : SPIE International Symposium on Micromachining and Microfabrication Process Technology IX, San Jose (USA), 27-29 Janvier 2004, Vol.5342, pp.119-127 , N° 03515

Diffusable

101732
03281
02/09/2003

Voltage sensing in IGBT's for short-circuit protection

C.CARAMEL, P.AUSTIN, J.L.SANCHEZ, G.BONNET, M.BREIL, E.IMBERNON, J.JALADE, J.P.LAUR, O.CAUSSE

CIP

Manifestation avec acte : 10th European Conference on Power Electronics and Applications (EPE'2003), Toulouse (France), 2-4 Septembre 2003, 7p. , N° 03281

Diffusable

101137
03085
14/04/2003

Realization of vertical P+ walls through-wafer for bidirectional current and voltage power integrated devices

J.L.SANCHEZ, E.SCHEID, P.AUSTIN, M.BREIL, H.CARRIERE, P.DUBREUIL, E.IMBERNON, F.ROSSEL, B.ROUSSET

CIP, TMN, TEAM

Manifestation avec acte : 2003 IEEE 15th International Symposium on Power Semiconductor Devices and ICs (ISPSD'03), Cambridge (GB), 14-17 Avril 2003, pp.195-198 , N° 03085

Diffusable

100703
02442
01/10/2002

Intégration fonctionnelle et opérationnelle

J.L.SANCHEZ, E.IMBERNON, P.AUSTIN, M.BREIL, P.DUBREUIL, F.ROSSEL, B.ROUSSET, E.SCHEID

CIP, TEAM, TMN

Rapport de Contrat : Contrat GIRCEP GDR N°004, Octobre 2002, 57p. , N° 02442

Diffusion restreinte

100092
02459
20/09/2002

Etude et optimisation d'une filière technologique flexible adaptée au mode d'intégration fonctionnelle

E.IMBERNON

CIP

Doctorat : Doctorat, Université Paul Sabatier, Toulouse, 20 Septembre 2002, 177p., Président: A.CAZARRE, Rapporteurs: C.SCHAEFFER, P.MERLE, Examinateurs: E.SARRAUTE, M.ROY, Directeur de thèse: JL.SANCHEZ, Invitée: M.BREIL , N° 02459

Lien : http://tel.archives-ouvertes.fr/tel-00131494

Diffusable

Plus d'informations

Résumé

Les travaux de recherche présentés dans ce mémoire s'inscrivent dans le cadre du développement d'une filière technologique flexible pour la réalisation de nouvelles fonctions de puissance intégrées, basées sur le mode d'intégration fonctionnelle. La fonctionnalité et les caractéristiques électriques de ces dispositifs dépendent non seulement de la topologie et des différentes connexions réalisées en surface mais également des caractéristiques internes de la structure telles que le type et les paramètres physiques des couches. Dans ce contexte, deux dispositifs présentant des fonctionnalités distinctes se différencient tant au niveau du procédé technologique (température de recuit, dose et énergie d'implantation&) que de la géométrie des masques. Les filières technologiques figées n'étant pas adaptées, nous avons développé une filière technologique composée d'étapes technologiques de base et d'étapes spécifiques optimisées et compatibles entre elles. Après avoir présenté cette filière basée sur un processus de fabrication permettant un autoalignement par rapport à une grille en polysilicium, nous avons optimisé les différentes étapes technologiques. Nous nous sommes basé sur des structures MOS (N et P, à enrichissement et à déplétion) pour optimiser les étapes relatives aux caissons P et aux canaux préformés. Les caractérisations électriques effectuées sur ces dispositifs ont permis de valider ces étapes d'optimisation. L'ensemble des étapes spécifiques a ensuite été optimisé tout en préservant la compatibilité technologique de l'ensemble. La dernière partie a été consacrée à la validation de cette filière en réalisant des structures tests procédant du mode d'intégration fonctionnelle. Les différentes étapes de conception, réalisation technologique et caractérisation électrique sont détaillées afin de mettre en évidence l'intérêt de cette nouvelle filière technologique.

Abstract

This work deals with the development of a flexible technological process used for the realisation of new integrated power functions based on functional integration concept. Functionalities and electricals characteristics depend not only on the surface topology and connections but also in the intrinsic characteristics of the structures as well as the type and the physical parameters of the layers. In this context, two devices with distincts functionalities differ on the technological process (anneal temperature, implantation dose and energy&) and the layout design. Unlike the set processes being not suitable, we have developed a technological process, allowing a "self-alignment" with respect to a polysilicon gate, composed of optimised and compatible basic and specific technological steps. We have optimised the different technological steps, and particularly the P-wells and preformed channels with MOS structures (N and P, enhancement and depletion). Electrical characteristics of these devices permit the validation of these optimisation steps. The whole specific steps have then been optimised with the preservation of the technological compatibility. The last part has been devoted to the validation of this process with the realisation of test-structures based on functional integration. The different steps of conception, technological manufacturing and electrical characterisation are detailed in order to show the interest of this new technological process.

Mots-Clés / Keywords
Intégration fonctionnelle; Fonction de puissance intégrée; Filière flexible; Etapes technologiques de base; Etapes technologiques spécifiques; Functional integration; Power integrated function design; Flexible process; Basic technological steps; Specific technological steps;

100113
Pour recevoir une copie des documents, contacter doc@laas.fr en mentionnant le n° de rapport LAAS et votre adresse postale. Signalez tout problème de fonctionnement à sysadmin@laas.fr. http://www.laas.fr/pulman/pulman-isens/web/app.php/