Retour au site du LAAS-CNRS

Laboratoire d’analyse et d’architecture des systèmes
Choisir la langue : FR | EN

6documents trouvés

16062
11/02/2016

De l’ingénierie de contacts métalliques aux transistors 3D à grille entourante : Architectures alternatives pour MOS nanométriques

G.LARRIEU

MPN

Habilitation à diriger des recherches : 11 Février 2016, 128p., Président: F.MORANCHO, Rapporteurs: T.ERNST, C.MANEUX, D.TSOUKALAS, Examinateurs: A.IONESCU, S.MONFRAY, Directeur: F.CRISTIANO , N° 16062

Lien : https://tel.archives-ouvertes.fr/tel-01292061

Diffusable

Plus d'informations

Résumé

Lors des 40 dernières années, la technologie CMOS a permis une véritable révolution dans le traitement de l’information, sans cesse amélioré grâce à la diminution continue des dimensions des composants. L’évolution récente a conduit à la réduction des dimensions critiques des transistors tendant vers des points de blocage (rapidité, mécanismes physiques régis par des effets de surface, perte de contrôle électrostatique…) imposant des efforts accrus pour faire émerger des solutions technologiques alternatives. Dans ce contexte, deux architectures particulières seront présentés : (i) transistors MOS à contacts source/drain métalliques permettant un fonctionnement limitant les chutes de tension au niveau des zones d’accès et (ii) des transistors à nanofils à une grille enrobante offrant un contrôle électrostatique du canal optimal tout en minimisant l’encombrement. Dans un deuxième temps, des perspectives de recherche seront déclinées sous deux axes : (i) transistors 3D à nanofils III-V pour des applications faiblement énergivores pour les noeuds technologiques sub-7nm et (ii) dispositifs à nanofils pour les applications de détection biochimiques.

136382
15615
10/12/2015

Réalisation et caractérisation de transistors MOS à base de nanofils verticaux en silicium

Y.GUERFI

MPN

Doctorat : Université de Toulouse III - Paul Sabatier, 10 Décembre 2015, 165p., Président: A.CAZARRE, Rapporteurs: S.BOLLAERT, L.PICHON, Examinateurs: B.SALEM, Directeurs de thèse: F.CRISTIANO, G.LARRIEU , N° 15615

Lien : https://tel.archives-ouvertes.fr/tel-01261513

Diffusable

Plus d'informations

Abstract

In order to further downscaling of the MOS transistors, the semiconductor industry has anticipated the limitations of miniaturization by the introduction of new materials and new architectures. The advent of triple gate structures (FinFET) allowed mastering the short channel effects and further miniaturization efforts (14 nm technology node in 2014). The ultimate case to the electrostatic control of the gate on the channel is given by a gate completely surrounding the device channel. For this purpose, Gate All Around (GAA) nanowire transistor is considered as the most suitable structure for technology nodes below 7 nm. In this thesis, a large scale process for the realization of miniaturized MOSFETs based on vertical silicon nanowires has been developed. Firstly, the vertical nanowires were made by a top down approach by the transfer by etching of hard mask made of Hydrogen silsesquioxane (HSQ) resist created at low voltage electron beam lithography. An original design strategy called "star" was developed to define perfectly circular nanowires. Si nanowires are obtained by plasma etching then thinned by sacrificial wet oxidation. This method allows obtaining vertical Si nanowires with perfectly anisotropic walls, a perfect reproducibility and a maximum yield. The implementation of the MOSFETs on the nanowire network was done by successive engineering of nanoscale thin films (conductive and dielectric). In this context, an innovative process for producing insulation layers in HSQ by controlled chemical etching showed excellent flatness associated with surface roughness of less than 2 nm. Finally, a method using conventional UV photolithography has been developed to achieve the nanometer gate length transistor. These devices have demonstrated excellent electrical performances with conduction currents superior than 600 μA/μm and excellent control of short channel effects (subthreshold slope of 95 mV/dec and DIBL of 25 mV/V) despite extreme miniaturization of the gate length (15 nm). Finally, we present a first proof of concept of a CMOS inverter based on vertical nanowires technology.

Résumé

Afin de poursuivre la réduction d’échelle des transistors MOS, l’industrie des semiconducteurs a su anticiper les limitations de la miniaturisation par l’introduction de nouveaux matériaux ou de nouvelles architectures. L’avènement des structures à triples grilles (FinFET) a permis de maitriser les effets canaux courts et poursuivre les efforts de miniaturisation (noeud technologique 14 nm en 2014). Le cas ultime pour le contrôle électrostatique de la grille sur le canal est donné par une grille entourant totalement le canal du dispositif. A cet effet, un transistor à nanofil à grille entourante est considéré comme la structure la plus adaptée pour les noeuds technologiques en dessous de 7 nm. Au cours de cette thèse, un procédé de réalisation large échelle de transistors MOSFET miniaturisés à base de nanofils verticaux en silicium a été développé. Tout d’abord, les nanofils verticaux ont été réalisés par une approche descendante via le transfert par gravure d’un masque de résine en Hydrogène Silsesquioxane (HSQ), réalisé par lithographie électronique à basse tension d’accélération. Une stratégie de dessin inédite dite «en étoile » a été développée pour définir des nanofils parfaitement circulaires. Les nanofils en Si sont obtenus par gravure plasma puis amincis par oxydation humide sacrificielle. Ce procédé permet d’obtenir des nanofils verticaux en Si avec des parois parfaitement anisotropes, une parfaite reproductibilité et un rendement maximal. L’implémentation des MOSFETs sur les réseaux nanofils a été effectuée par l’ingénierie successive de couches minces nanométriques (conductrices et diélectriques). Dans ce cadre, un procédé innovant de réalisation de couches d’isolations en HSQ par gravure chimique contrôlée a démontré une excellente planéité associée à une rugosité de surface inférieure à 2 nm. Enfin, un procédé utilisant la photolithographie UV conventionnelle a été développé pour réaliser le transistor de longueur de grille nanométrique. Ces dispositifs ont démontré d’excellentes performances électriques avec des courants de conduction supérieurs à 600 μA/μm et une excellente maîtrise des effets de canaux courts (pente sous le seuil de 95 mV/dec et DIBL à 25 mV/V) malgré l’extrême miniaturisation de la longueur de grille (15 nm). Enfin, nous présentons une première preuve de concept d’un inverseur CMOS à base de cette technologie à nanofils verticaux.

Mots-Clés / Keywords
MOSFET; Nanoélectronique; Nanofabrication; Nanofils; Silicium; Nanoelectronics; Nanowires; Silicon;

136008
15635
19/07/2015

Nanofios magnéticos e semicondutores: alinhamento, caracterizações elétricas e magnéticas e Aplicações. Nanofils magnétiques et semiconducteurs: adressage, caractérisation electriques et magnétiques et applications

N.KLEIN

MPN

Doctorat : Université de Toulouse III - Paul Sabatier en co-tutelle avec Centro Brasileiro de Pesquisas Físicas, 9 Juillet 2015, 187p., Président: R.SARTHOUR, Rapporteurs: M.A.NOVAK, A.AVELINO PASA, Examinateurs: A.MELLO, A.CAZARRE, T.LEICHLE, Directeurs de thèse: G.LARRIEU, L.C.SAMPAIO LIMA , N° 15635

Lien : https://tel.archives-ouvertes.fr/tel-01285398

Diffusable

Plus d'informations

A nanotecnologia vem tomando papel fundamental no desenvolvimento tecnológico atual de forma extremamente crescente e interdisciplinar. A utilização de nanofios na construção de estruturas/dispositivos mais complexos é possível devido a sua versatilidade. Entender a fabricação dos nanofios e ser capaz de caracterizá-los se torna extremamente importante para esse desenvolvimento. Dispositivos baseados em nanofios semicondutores e ferromagnéticos foram estudados nesta tese, abordando técnicas de crescimento e endereçamento, tanto para caracterizações eletrônicas e estruturais, quanto para aplicações em uso industrial de larga escala. Nanofios de cobalto foram eletrodepositados em diferentes pHs permitindo associar o pH da solução com a caracterização da estrutura cristalina. Nanofios semicondutores foram crescidos por CVD. O alinhamento e endereçamento dos nanofios foi feito através da técnica de dieletroforese acoplada à montagem capilar. Para a caracterização dos nanofios foram utilizadas técnicas de litografia óptica e eletrônica para a fabricação dos contatos. Um estudo da interface material semicondutor/silicidação foi realizado, verificando-se diferentes valores de barreira Schottky entre nanofios de silício e materiais massivos. No caso de nanofios de InAs um valor de barreira imperceptível foi encontrado e foi constatado que o fio de ZnO era do tipo p. Como aplicações foram fabricados diferentes dispositivos, como: transistores, válvulas de spin laterais, sensores de gás, humidade e luminosidade. Dentro do contexto de válvulas de spin foi estudada a caracterização da interface semicondutor/ferromagnético de forma a associar o valor da altura da barreira Schottky à espessura de SiO2, o qual age como barreira túnel. Através das medidas de transistor de efeito de campo (FET) a base de nanofios semicondures foi possível verificar o tipo de portadores de carga para cada material, extrair sua mobilidade, voltagem de threshold, entre outros. Os sensores fabricados foram feitos de nanofios de Si, InAs e ZnO, com o intuito de serem usados como sensores de luminosidade, humidade e gases. Foi verificada a sensibilidade do nanofio de ZnO para intensidade luminosa, nanofios de Si e InAs tanto à humidade quanto à detecção de gases poluentes, a exemplo, NO2. Esta tese é um avanço em relação ao cenário atual tecnológico de endereçamento de nanoestruturas e a utilização de propriedades da escala nano para dispositivos mais eficientes e de larga aplicabilidade, servindo de base para estudos futuros e implementações práticas em nanociência e nanotecnologia."

Résumé

La nanotechnologie a pris un rôle clé dans le développement technologique actuel de façon extrêmement grande et interdisciplinaire. L'utilisation de nanofils dans la construction de structures/dispositifs plus complexe peut être entrevue en raison de sa polyvalence. Comprendre la fabrication de nanofils et être capable de les caractériser est extrêmement important pour ce développement. Des dispositifs à base de nanofils semi-conducteurs et ferromagnétiques ont été étudiés dans cette thèse, abordant les techniques de croissance et d'adressage pour des caractérisations électroniques et structurelles, et pour des développements à grande échelle pour des applications industrielles. Les nanofils de cobalt ont été électro déposés à différents pH permettant d’associer le pH de la solution à la caractérisation de la structure cristalline. Les nanofils de semiconducteurs ont été crus par CVD. L'adressage et l'alignement des nanofils ont été faits par diélectrophorèse couplé avec l’assemblage capillaire. Pour caractériser les nanofils, des techniques de lithographie optique et électronique ont été utilisés pour la fabrication des contacts. Une étude d'interface matériaux semiconducteurs/siliciure a été réalisée démontrant que les valeurs de barrière Schottky sont différentes entre des nanofils de silicium et des matériaux massifs. Dans le cas de nanofils InAs la barrière est imperceptible et il a été constaté que le fil de ZnO était de type p. Les applications ont démontrées différents dispositifs, tels que les transistors, les vannes de spin, capteurs de gaz, de l'humidité et de la lumière. Dans le cadre de vannes de spin, la caractérisation de l'interface semiconducteur/ferromagnétique a permis d’associer la valeur de la hauteur de barrière de Schottky à l'épaisseur de SiO2, qui agit comme une barrière à effet tunnel. Grâce aux mesures de transistors à effet de champ (FET) , nous avons pu identifier le type de porteurs de charge pour chaque matériau, extraire leur mobilité, la tension de seuil... Les capteurs ont été fabriqués à base de nanofils en Si, InAs, et ZnO, afin d'être utilisés comme capteurs de lumière, l'humidité et les gaz. Cette thèse propose une amélioration des technologiques actuelles d'adressage de nanostructures et l'utilisation des propriétés à l'échelle nanométrique pour des dispositifs plus efficaces et une large applicabilité, fournissant la base pour de futures études et les réalisations pratiques des nanosciences et des nanotechnologies.

136072
13687
19/12/2013

Manipulation et adressage grande échelle de nanofils semiconducteurs pour la réalisation de nanosystèmes Innovants

M.COLLET

MPN

Doctorat : Université de Toulouse III - Paul Sabatier, 19 Décembre 2013, 154p., Président: V.PAILLARD, Rapporteurs: T.BARON, J.C.HARMAND, Examinateurs: N.CLEMENT, Directeurs de thèse: F.CRISTIANO, G.LARRIEU , N° 13687

Lien : http://tel.archives-ouvertes.fr/tel-00956661

Diffusable

Plus d'informations

Résumé

Le domaine de la microélectronique connaît aujourd’hui un tournant technologique majeur avec l’essor de structures nanométriques, les nanofils semiconducteurs. Ces nanofils peuvent être synthétisés "atome par atome" par une approche dite ascendante (ou Bottom-Up) qui présente un fort potentiel industriel grâce notamment à sa simplicité de mise en oeuvre et au faible coût engendré si l’on compare à des procédés standards de structuration de la matière par voie descendante (ou Top-Down). Dans cette optique, une question d’importance se pose : comment manipuler ces nanostructures et les arranger de façon à créer un dispositif fonctionnel ? Nous avons développé dans ces travaux de thèse un procédé inédit d’adressage à grande échelle couplant le phénomène d’attraction dû à la diélectrophorèse et l’assemblage capillaire. Les nanofils vont en effet pouvoir se polariser s’ils sont soumis à un champ électrique, être attirés dans les zones de champ fort prédéfinies, et enfin l’assemblage capillaire nous assure un alignement supplémentaire ainsi qu’un contrôle précis du séchage du liquide dans lequel sont suspendus les nanofils. Cette approche est d’autant plus intéressante qu’elle s’adapte à différents matériaux, comme le silicium ou l’arséniure d’indium, candidats prometteurs pour l’électronique de demain. Enfin, nous mettrons à profit la méthode d’alignement développée pour intégrer des nanofils dans des dispositifs fonctionnels. Nous analysons dans un premier temps le problème de l’adressage électrique des nanofils qui diffère de celui du matériau massif. Nous présentons une méthode permettant de différencier l’influence de la résistance de contact de celle du nanofil lui- même. Ces études matériaux sont capitales pour permettre l’intégration à grande échelle des nanofils dans des dispositifs microélectroniques. S’ensuit la première démonstration de l’implémentation de transistors à nanofils. La dernière application démontrée exploite le grand rapport surface sur volume des nanofils pour mettre en oeuvre des capteurs, tout d’abord de luminosité, puis d’humidité et enfin de gaz. Les nanofils semiconducteurs présentent en effet la potentialité d’une forte sensibilité en détection, car la déplétion ou l’accumulation des porteurs de charge causées par les changements d’états de surface peut affecter les propriétés électroniques de ces nanofils. Ces protoypes de dispositifs fonctionnels sont une synthèse des travaux menés au cours de ces travaux de thèse et illustrent toutes les possibilités offertes par cette méthode d’intégration de nanofils semiconducteurs.

Abstract

Nanowires constitute the potential building blocks for the emergence of new architectures in nanoelectronics and sensors applications as they exhibit different material properties from their corresponding bulk structures. Manipulating nanowires to locate them at a desired position is therefore a crucial issue in view of developing large scale nanosystems. The technique reported in this thesis combines dielectrophoresis phenomenon and capillary assembly to successfully align hundreds of single nanowires at specific locations on a wafer in a more straightforward and affordable procedure than what’s proposed at the state of the art. A non-uniform electric-field applied between interdigitated electrodes induces a polarization on dielectric particles such as nanowires. The resulting force (DEP force) makes the nanowires able to move in the solution while the capillary assembly ensures both a convective flux of nanowires towards the alignment sites and the final orientation of the nanowires in the axis of the electrodes as the solvent dries. This protocol has been designed on a 6-inches wafer and thus is scalable very easily. It is efficient for single-level alignment but also for creating dense parallel arrays of nanowires if required. High-level level integration can be achieved by combining two steps of alignment with two different materials as silicon and InAs. This assembly technique is versatile as DEP electrodes can be implemented on various substrates such as flexible substrates or directly integrated in the back-end of circuits. It also offers independent post-processing processes which are completely uncorrelated from the alignment step as the underneath DEP electrodes are isolated from the surface by a planarized dielectric layer. Once the nanostructures are aligned, specific contact studies and electrical characterization can be performed as the previous steps for innovative devices. The electrical contact on a nanowire is examined in order to distinguish the contact resistance from the nanowire resistance. Finally, as a proof of concept, we developed 2 applications based on semiconducting nanowires : transistors and gaz sensing devices. This work appears as a real step towards nanowires integration and opens new outlooks to promising applications.

Mots-Clés / Keywords
Diélectophorèse; Manipulation; Nanofils; Nanosystèmes;

131482
13759
25/11/2013

Physical modelling of impurity diffusion and clustering phenomena in CMOS based image sensors

Z.ESSA

MPN

Doctorat : Université de Toulouse III - Paul Sabatier, 25 Novembre 2013, 130p., Président: F.MORANCHO, Rapporteurs: G.GHIBAUDO, D.ALQUIER, Examinateurs: P.MAGNAN, E.NAPOLITANI, C.TAVERNIER, Directeurs de thèse: F.CRISTIANO, P.BOULENC , N° 13759

Lien : http://tel.archives-ouvertes.fr/tel-01020497

Diffusable

Plus d'informations

Résumé

L’essor de l’industrie micro-électronique au cours des dernières années n’aurait pas été possible sans les innovations en termes de procédés de fabrication de la technologie CMOS (Complementary Metal Oxide Semiconductor) induisant une amélioration continue des performances des composants. Ces innovations doivent relever les défis technologiques inhérents à la fois à la miniaturisation ainsi qu’à la diversification croissante des composants. En réponse à ces défis, des approches de modélisation de type TCAD (Technology Computer Aided Design), permettent de réduire nettement le temps et le coût de développement de ces nouvelles technologies. Dans ce cadre, cette thèse s’intéresse à l’élaboration de modèles TCAD permettant la prise en compte des différents mécanismes physiques ayant lieu lors de l’utilisation des procédés de fabrication avancés. Dans une première partie, les mécanismes de diffusion et d’activation pour des fortes doses d’implantation ont pu être étudiés notamment dans le cas de l’implantation plasma, technique très prometteuse pour des applications de dopage conforme dans les capteurs d’image ou transistors TriGates. La mise en évidence et la modélisation d’agrégats de bore-interstitiel de grande taille ont ainsi pu être menées pour des conditions de fort dopage. Dans une deuxième partie, la diffusion et le transfert d’espèces chimiques entre différents matériaux ont été évalués. Ainsi, la perte de dose de bore dans le silicium dans les empilements « espaceurs » ainsi que la diffusion de bore correspondante dans l’oxyde ont été étudiés. De même, l’évaluation de la diffusion du lanthane pendant un recuit thermique dans les empilements de grille avec oxyde à forte permittivité diélectrique (high-k) a pu être menée. En dernière partie, l’impact de ces différents mécanismes sur le comportement électrique des composants CMOS a ainsi pu être évalué, et une amélioration de la prédictibilité des modèles TCAD a été obtenue sur les dispositifs transistors MOS ainsi que les capteurs d’image CMOS FSI (Front Side Illumination) et BSI (Back Side Illumination).

Abstract

Over the last years, microelectronics growth was made possible thanks to the innovations occurring in CMOS (Complementary Metal Oxide Semiconductor) technology, leading to a constant improvement of device performances. These innovations have to answer the technological challenges related to devices miniaturization, as well as to their continuous diversification. In response to these challenges, modelling approaches such as TCAD (Technology Computer Aided Design) drastically reduce the technologies development time and cost. In this context, the thesis deals with TCAD models development of several physical mechanisms taking place within advanced process steps. In the first part, diffusion and activation mechanisms following high-dose dopant implantation were studied, mainly in the case of plasma implantation, a promising technique for conformal doping in image sensors and Tri- Gates transistors. In high doping conditions, the observation and modelling of large boron interstitial clusters (BICs) were carried out. In the second part, the evaluation of chemical species diffusion and transfer between materials was considered. In particular, Boron dose loss from silicon in spacer stacks and corresponding diffusion in oxide were studied. In addition, lanthanum diffusion evaluation during thermal annealing in gate stacks with high-k oxides was investigated. In the last part, the impact of the different investigated mechanisms on CMOS devices electrical behaviour was finally evaluated, resulting in the improvement of TCAD models predictability on MOS transistors performances, as well as FSI (Front Side Illumination) and BSI (Back Side Illumination) CMOS-based image sensors.

Mots-Clés / Keywords
Capteur d'image; CMOS; Diffusion ; Modélisation; MOS;

132298
13526
01/03/2013

Ion implantation induced extended defects : structural investigations and impact on ultra shallow junction properties

F.CRISTIANO

MPN

Habilitation à diriger des recherches : 14 Mars 2013, 126p., Président: F.MORANCHO, Rapporteurs: D.BENSAHEL, A.MESLI, D.TSOUKALAS, Examinateurs: R.DUFFY, E.LAMPIN, Directeurs: A.CLAVERIE , N° 13526

Lien : http://tel.archives-ouvertes.fr/tel-00919958

Diffusable

Plus d'informations

Abstract

This dissertation summarises my research activities in the field of Ion Implantation-Induced extended defects and of their impact on the properties of Ultra-Shallow source/drain junctions (USJs) in miniaturized MOS transistors. The most common method for the fabrication of source/drain regions consists in the localized doping of the substrate material by ion implantation, followed by thermal annealing to achieve electrical activation. The major problem related to the use of ion implantation is the formation of various defect types resulting from the precipitation of the large amounts of interstitials and vacancies generated during the implantation process and their interaction with dopant atoms during annealing. The various complex interactions between the defects and the implanted dopants are at the origin of the diffusion and activation anomalies that represent the major obstacles to the fabrication of USJs satisfying the ITRS requirements. The main results of my work will be presented in three parts. The first part is dedicated to the fundamental studies on the formation and evolution of implant-induced defects and on their impact on transient enhanced diffusion (TED). These studies contributed (i) to provide a unified description of implantation-induced defect evolution, explaining why, depending on the implant and annealing conditions, a given defect type is formed, dissolves during annealing or transforms into a larger defect with different crystallographic characteristics and (ii) to improve the existing models by extending them to all defect families, including a correct TED dependence on the defects’ size distributions. In the second part, I will focus on the defect-dopant interactions causing dopant activation anomalies, due to their impact on the active dose and is some cases, also on the carrier mobility. In the case of p+-n junctions formed by Boron implantation, these anomalies are due to the formation of small Boron-Interstitial Clusters (BICs), which will be at the centre of all the studies presented in this part. Other investigated defect-dopant interactions include the formation of Fluorine-related Si interstitial traps, used to reduce both B Transient Enhanced Diffusion and dopant deactivation, and the dopant trapping by implantation-induced defects. The progressive introduction of advanced processes and materials in the semiconductor industry during the last decade raised some specific questions related to the fabrication of USJs, including the formation of implant-induced defects during ultra-fast annealing, their evolution in the presence of the buried Si-SIO2 interface in SOI materials or the Boron activation stability in Germanium. We will address these issues in the third part of this presentation. Due to the increased difficulties to maintain the MOS miniaturization pace (as well as to the approaching of its physical limits), the general context of the MOS-related research domain has largely evolved over the last years. On the one hand, the continuous optimisation of advanced doping and annealing schemes for the fabrication of USJs will therefore have to deal with the increasingly important requirement of reducing power consumption in future device generations. On the other hand, the years 2000s have seen the emergence of the so-called "More-than-More" domain, consisting in the addition of novel functionalities to electronic devices based on (or derived from) Silicon MOS technology. The perspectives of my research activity within this “extended-CMOS” context will finally be presented at the end of the presentation.

130787
Les informations recueillies font l’objet d’un traitement informatique destiné à des statistiques d'utilisation du formulaire de recherche dans la base de données des publications scientifiques. Les destinataires des données sont : le service de documentation du LAAS.Conformément à la loi « informatique et libertés » du 6 janvier 1978 modifiée en 2004, vous bénéficiez d’un droit d’accès et de rectification aux informations qui vous concernent, que vous pouvez exercer en vous adressant à
Pour recevoir une copie des documents, contacter doc@laas.fr en mentionnant le n° de rapport LAAS et votre adresse postale. Signalez tout problème de dysfonctionnement à sysadmin@laas.fr. http://www.laas.fr/pulman/pulman-isens/web/app.php/