Retour au site du LAAS-CNRS

Laboratoire d’analyse et d’architecture des systèmes
Choisir la langue : FR | EN

59documents trouvés

16450
01/12/2016

Conception et réalisation de composants de puissance à superjonction et à tranchées profondes pour des applications 600 V et 1200 V

S.NOBLECOURT

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 1 Décembre 2016, 150p., Président: P.AUSTIN, Rapporteurs: D.PLANSON, G.GAUTIER, Examinateurs: L.THEOLIER, Y.SPIGEL, Directeurs de thèse: F.MORANCHO, J.TASSELLI , N° 16450

Lien : https://hal.laas.fr/tel-01451021

Diffusable

Plus d'informations

Résumé

L’énergie et le transport sont au centre des recherches de développement durable. L’amélioration du rendement de la chaine énergétique passe inévitablement par une amélioration du rendement de chacune des parties la composant. Les activités de recherche en électronique de puissance s’inscrivent pleinement dans ces perspectives. L’objet de cette thèse est de proposer des solutions alternatives à l’utilisation de l’IGBT dans les convertisseurs employés pour le transport dans les gammes de 600V et 1200V. De nombreuses recherches se sont concentrées sur l’amélioration des composants MOSFET, notamment pour améliorer la résistance à l’état passant. Le concept de superjonction est le premier à avoir dépasser la limite théorique du silicium. Il consiste en une alternance de bandes N et P à la place de la zone de drift. A surfaces de silicium identiques, la surface de la jonction PN ainsi obtenue est alors beaucoup plus importante dans la superjonction que dans une diode traditionnelle. La tenue en tension va dépendre de la balance des charges entre ces différentes bandes et ne dépendra plus du dopage. Cela permet d’augmenter le dopage de la zone intrinsèque et d’ainsi diminuer la résistance à l’état passant sans entacher les performances dynamiques du composant. Ainsi, il est donc possible d’améliorer le rendement du composant et donc d’améliorer le rendement de la chaine énergétique. Dans une première partie, les travaux de thèse se sont focalisés sur la conception et l’optimisation de composants à superjonction et à tranchées profondes dans les gammes de 600V et 1200V. L’objectif est d’obtenir le meilleur compromis tenue en tension/ résistance à l’état passant pour ces gammes de tension. L’étude théorique a permis de comprendre le comportement de la tenue en tension de différents paramètres technologiques et géométriques. La tenue en tension est très sensible à l’équilibre des charges et à la verticalité des tranchées. La résistance passante, elle, est sensible à la profondeur de diffusion autour des tranchées et, plus généralement, au ratio de conduction entre la surface de la zone N et la surface totale. La structure a donc été optimisée afin de garantir le meilleur ratio « tenue en tension/résistance à l’état passant » en vue d’une réalisation technologique. De plus, les composants à Superjonction nécessitent une protection en périphérie adaptée. En effet, les terminaisons surfaciques telles que les anneaux de garde ne permettent pas d’étaler la zone de charge d’espace à des profondeurs suffisantes. La terminaison qui est la plus adaptée à cette technologie est la Deep Trench Termination car elle permet de conserver l’équilibre des charges en périphérie et ne rajoute pas d’étapes technologiques supplémentaires. Cette terminaison a donc fait l’objet d’une optimisation aux cours de ces travaux de thèse. La seconde partie de mes travaux concerne la réalisation de la structure optimisée précédemment. L’optimisation de la diode à Superjonction est liée à certains paramètres technologiques pouvant s’avérer critiques pour obtenir les performances électriques désirées: la verticalité des tranchées, l’implantation des zones de type P sur les flancs des tranchées et la maîtrise de leur remplissage par un diélectrique. Afin d’assurer un parfait équilibre des charges entre les régions N et P, la fabrication des tranchées profondes a été optimisée afin d’obtenir des flancs de gravure les plus verticaux possible avec une rugosité de surface la plus faible possible. De plus, un procédé visant à obtenir une même profondeur de gravure quelle que soit l’ouverture a été mis en place afin de permettre un remplissage total des tranchées profondes avec du BenzoCycloButene (BCB). L’étude du remplissage des tranchées a permis de mettre au point un procédé permettant le remplissage des tranchées en un seul dépôt.

Mots-Clés / Keywords
Benzocyclobutène; Composants de puissance; Energie; Superjonction;

138433
16260
22/06/2016

Optimization of the elaboration of insulating layers for the gate structures and the passivation of MIS-HEMT transistors on GaN

R.MEUNIER

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 22 Juin 2016, 141p., Président: A.CAZARRE, Rapporteurs: Y.CORDIER, M.P.BESLAND, Examinateurs: G.TOULON, F.MEDJOUB, Directeurs de thèse: F.MORANCHO, A.TORRES , N° 16260

Lien : https://hal.laas.fr/tel-01376016

Diffusable

Plus d'informations

Abstract

The objective of this Ph.D. is to define the best gate dielectric material to introduce in order to create a high-performance MIS-HEMT transistor on an AlGaN/GaN heterostructure. The aim is to reduce gate leakage current as much as possible while preserving a threshold voltage as high as possible in the case of normally-on type transistors. In order to achieve this, surface treatments before the high-k deposition were, and the deposition technique in itself was investigated. The choice made was to use alumina Al2O3 deposited by PEALD(plasma enhanced atomic layer deposition). In a second time, if time is sufficient, another objective is to achieve the creation of normally-off MIS-HEMT transistors, keeping in mind applying to those transistors the results previously obtained. This was done through complete recces etching of the AlGaN barrier under the gate, integrated in the making of a MIS-HEMT structure. Objectives were achieved in both cases, with state of the art results and their presentation in 4 international conferences. a paper was also published in a scientific journal.

Résumé

La thèse a pour but de définir quel est le diélectrique de grille optimal à introduire dans le cadre de la réalisation d'un transistor MIS-HEMT sur hétérostructure AlGaN/GaN. L'objectif est de réduire les courants de fuite de grille au maximum, tout en assurant une tension de pincement la plus élevée possible dans le cas de transistors de type normally-on. Afin de réaliser cela, les traitements de surface avant dépôt ont été étudiés, ainsi que la méthode de déposition en elle-même. Le choix réalisé a été celui de l'alumine Al2O3 déposé par PEALD (Plasma Enhanced Atomic Layer Deposition). Un objectif secondaire fut la réalisation de structures MIS-HEMT de type normally-off, en leur appliquant les résultats obtenus précédemment. La solution retenue a été la gravure totale de la barrière d'AlGaN sous la grille par gravure ICP-RIE (Inductively Coupled Plasma - Reactive Ion Etching) à base de BCl3 intégrée dans la réalisation d'une structure MIS-HEMT. Les objectifs ont été atteints dans les deux cas, avec des résultats à l'état de l'art et des présentations dans 4 conférences internationales. Une publication a été faite dans une revue scientifique.

137413
14667
16/12/2014

New concepts for normally-off power Gallium Nitride (GaN) High Electron Mobility Transistor (HEMT)

S.HAMADY

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 16 Décembre 2014, 121p., Président: J.G.TARTARIN, Rapporteurs: Y.CORDIER, C.FRANCIS, Examinateurs: F.LETERTRE, M.GAVELLE, F.MEDJOUB, Directeurs de thèse: F.MORANCHO , N° 14667

Lien : https://tel.archives-ouvertes.fr/tel-01132563

Diffusable

Plus d'informations

Abstract

AlGaN/GaN HEMTs are very promising candidates for high frequency applications with high power and low noise. While switching applications strongly demand normally-off operation, conventional HEMTs attain a channel populated with electrons at zero gate voltage making them normally-on. For the sake of achieving normally-off HEMTs, several structures have been proposed such as recessed gate structures, fluorine ion treatment, pn junction gate structures, thin AlGaN barrier and Gate Injection transistor. The effectiveness of the agent used to obtain normally-off, whether it is recessing the gate, introducing a cap layer or implanting fluorine, increases as the agent comes closer to the AlGaN/GaN interface. Unfortunately, when introducing a cap layer or recessing the gate, coming closer to the interface means decreasing the barrier thickness, which strongly affects the density of the 2DEG. In the case of fluorine implantation, getting closer will increase the probability of fluorine ions getting into the channel and hence degrade the mobility of the 2DEG. In this work we propose two new concepts to achieve normally-off operation. We suggest the introduction of negative fluorine ions on one hand or a p-GaN region on the other hand, below the channel, under the AlGaN/GaN interface and away from high current density regions. After calibrating the simulator using experimental results from a normally-on HEMT device, we have shown that our proposed structures are more effective: the concentration required to achieve normally-off operation is lower than in the other existing solutions and the confinement of the two dimensional electron gas below the gate is better. The proposed ideas were also applied to Metal Insulator Semiconductor HEMT (MIS-HEMT) and Gate Injection Transistor (GIT), giving rise to a normally-off HEMT with high controllable threshold voltage.

Résumé

Les transistors à haute mobilité électronique (HEMTs) en AlGaN/GaN sont des candidats très prometteurs pour les applications haute fréquence, forte puissance et faible bruit. Alors que les applications de puissance exigent des interrupteurs normally-off, les HEMTs conventionnels sont, eux, normally-on, leur canal (gaz bidimensionnel d’électrons 2DEG) étant peuplé d’électrons pour une tension de grille nulle. Plusieurs structures de HEMTs ont été récemment proposées afin de satisfaire à la fonctionnalité normally-off : les plus notables sont celles à grille enterrée (“recessed gate”), à traitement aux ions fluor, à grille de jonction pn, à fine barrière d’AlGaN et à injection de grille (“Gate Injection Transistor”). L’efficacité de l’ « agent » utilisé pour obtenir la fonctionnalité “normally-off”, que ce soit une grille enterrée, une couche barrière ou du fluor implanté, augmente lorsque cet agent se rapproche de l’interface AlGaN/GaN. Malheureusement, introduire une couche barrière ou enterrer une grille proche de cette interface implique une diminution de la hauteur de barrière, ce qui affecte fortement la densité du gaz 2DEG. Dans le cas d’une implantation de fluor, se rapprocher de l’interface augmente la probabilité que des ions de fluor pénètrent dans le canal et dégradent ainsi la mobilité du 2DEG. Dans ce travail nous proposons deux nouveaux concepts pour réaliser la fonctionnalité normally-off. Nous suggérons l’introduction d’ions fluor négatifs d’une part ou d’une région P-GaN d’autre part, sous le canal et sous l'interface AlGaN/GaN, loin des régions à forte densité de courant. Après étalonnage du simulateur, à partir de résultats expérimentaux d’un dispositif HEMT conventionnel normally-on, nous avons montré que les structures proposées étaient plus efficaces : la concentration requise pour réaliser la fonctionnalité normally-off est plus faible que dans les solutions existantes et le confinement du gaz 2D d’électrons sous la grille est meilleur. Les idées proposées ont été aussi appliquées au Métal-Isolant-Semiconducteur HEMT (MIS-HEMT) et au Gate Injection Transistor (GIT), mettant en évidence la possibilité d’obtenir des HEMTs normally-off avec des tensions de seuil élevées.

134103
14628
09/12/2014

Ferrite-based micro-inductors for Power Systems on Chip: from material elaboration to inductor optimisation

T.Y.M.NGUYEN

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 9 Décembre 2014, 133p., Président: T.PARRA, Rapporteurs: E.LABOURE, S.ROY, Examinateurs: P.LEFRANC, Directeurs de thèse: M.BRUNET, J.P.LAUR , N° 14628

Lien : https://tel.archives-ouvertes.fr/tel-01110428

Diffusable

Plus d'informations

Résumé

Les composants passifs intégrés sont des éléments clés pour les futures alimentations sur puce, compactes et présentant des performances améliorées: haut rendement et forte densité de puissance. L'objectif de ce travail de thèse est d'étudier les matériaux et la technologie pour réaliser de bobines à base de ferrite, intégrées sur silicium, avec des faibles empreintes (<4 mm ²) et de faible épaisseur (<250 μm). Ces bobines, dédiées à la conversion de puissance (≈ 1 W) doivent présenter une forte inductance spécifique et un facteur de qualité élevé dans la gamme de fréquence visée (5-10 MHz). Des ferrites de NiZn ont été sélectionnées comme matériaux magnétiques pour le noyau des bobines en raison de leur forte résistivité et de leur perméabilité stable dans la gamme de fréquence visée. Deux techniques sont développées pour les noyaux de ferrite: la sérigraphie d’une poudre synthétisée au laboratoire et la découpe automatique de films de ferrite commerciaux, suivi dans chaque cas du frittage et le placement sur les conducteurs pour former une bobine rectangulaire. Des bobines tests ont été réalisées dans un premier temps afin que la caractérisation puisse être effectuée : les propriétés magnétiques du noyau de ferrite notamment les pertes volumiques dans le noyau sont ainsi extraites. L’équation de Steinmetz a permis de corréler les courbes de pertes mesurées avec des expressions analytiques en fonction de la fréquence et de l'induction. La deuxième phase de la thèse est l'optimisation de la conception de la micro-bobine à base de ferrite, en tenant compte des pertes attendues. L’algorithme générique est utilisé pour optimiser les dimensions de la bobine avec pour objectif ; la minimisation des pertes et l’obtention de la valeur d'inductance spécifique souhaitée, sous faible polarisation en courant. La méthode des éléments finis pour le magnétisme FEMM est utilisée pour modéliser le comportement électromagnétique du composant. La deuxième série de prototypes a été réalisée afin de valider la méthode d'optimisation. En perspective, les procédés de photolithographie de résine épaisse et le dépôt électrolytique sont en cours de développement pour réaliser les enroulements de cuivre épais autour des noyaux de ferrite optimisés et ainsi former le composant complet.

Abstract

On-chip inductors are key passive elements for future power supplies on chip (PwrSoC), which are expected to be compact and show enhanced performance: high efficiency and high power density. The objective of this thesis work is to study the material and technology to realize small size (<4 mm²) and low profile (< 250 μm) ferrite-based on-chip inductor. This component is dedicated to low power conversion (≈ 1 W) and should provide high inductance density and high quality factor at medium frequency range (5-10 MHz). Fully sintered NiZn ferrites are selected as soft magnetic materials for the inductor core because of their high resistivity and moderate permeability stable in the frequencies range of interest. Two techniques are developed for the ferrite cores: screen printing of in-house made ferrite powder and cutting of commercial ferrite films, followed in each case by sintering and pick-and place assembling to form the rectangular toroid inductor. Test inductors were realized first so that the characterization could be carried out to study the magnetic properties of the ferrite core and the volumetric core losses. The core losses were fit from the measured curve with Steinmetz equation to obtain analytical expressions of losses versus frequency and induction. The second phase of the thesis is the design optimization for the on-chip ferrite based inductor, taking into account the expected losses. Genetic algorithm is employed to optimize the inductor design with the objective function as minimum losses and satisfying the specification on the inductance values under weak current-bias condition. Finite element method for magnetics FEMM is used as a tool to calculate inductance and losses. The second run of prototypes was done to validate the optimization method. In perspective, processes of thick-photoresist photolithography and electroplating are being developed to realize the completed thick copper windings surrounding ferrite cores.

Mots-Clés / Keywords
Electromagnetic simulation; Ferrite; Integration; Micro inductor; Screen printing;

133965
14684
30/10/2014

Développement de filières technologiques pour la réalisation de micro-supercondensateurs intégrés sur silicium

T.T.MDINH

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 30 Octobre 2014, 169p., Président: P.SIMON, Rapporteurs: D.BELANGER, T.BROUSSE, Examinateurs: C.LETHIEN, Directeurs de thèse: M.BRUNET, D.PECH , N° 14684

Lien : https://tel.archives-ouvertes.fr/tel-01150481

Diffusable

Plus d'informations

Abstract

The recent advances in microelectronics have led, during the last decade, to the development of embedded systems, particularly wireless sensor networks. Many applications of these systems (industrial process optimization, traffic and environmental monitoring...) have attracted the attention of researchers and investors. One of the main challenges limiting the implementation of these wireless sensor networks remains the autonomy of energy. Harvesting micro-devices extracting renewable energy from various ambient environmental sources (thermal, mechanical, solar energy) have received in this sense an increasing research interest in recent years, with the objective to obtain autonomous self-powered systems. The harvested energy is usually stored in micro-batteries. However, these devices have low power, limited lifetime and restricted operation temperatures. The use of micro-supercapacitors, as an alternative or a complementary device to micro-batteries, could overcome these limitations. In this thesis, we have focused on the development of technological fields to realize on-chip micro-supercapacitors, with good properties in terms of power and energy density, operating voltage, size and lifetime. High resolution micro-supercapacitors with high performance have been obtained in this thesis. Innovative electrolytes as gels allowed to develop all-solid-state micro-devices, which can be produced on a large scale. Ultra-high specific capacitance has been also obtained by combining materials of high specific surface and materials of high specific capacitance within an electrode. Finally, asymmetric micro-supercapacitors have been developed for extending the potential window and, therefore, improving the energy density of the micro-devices.

Résumé

Les récents progrès de la micro-électronique ont permis, au cours de la dernière décennie, un développement des systèmes embarqués, particulièrement, les réseaux de capteurs autonomes sans fil. Les nombreuses applications qui en découlent (optimisation des procédés industriels, suivi de trafic, surveillance de l’environnement, de structures, médicale…) ont attiré, ces dernières années, l’attention des chercheurs et des investisseurs. L’un des principaux défis limitant la mise en oeuvre de ces réseaux de capteurs reste l’autonomie énergétique. Des solutions ont été proposées, notamment la récupération et le stockage de l’énergie présente dans l’environnement du capteur afin d’obtenir un système énergétiquement indépendant. Le stockage est actuellement principalement assuré par des micro-batteries. Ces dispositifs possèdent cependant une faible puissance, une durée de vie limitée et un domaine de fonctionnement en températures restreint. L’utilisation de micro-supercondensateurs, alternative ou complémentaire aux micro-batteries, permettrait de s’affranchir de ces limitations. Dans le cadre de ces travaux de thèse, nous nous sommes focalisés sur le développement de filières technologiques pour réaliser des micro-supercondensateurs intégrés sur silicium, possédant de bonnes performances en termes de densité de puissance et d’énergie, de tension d'utilisation, de taille et de durée de vie. Des micro-supercondensateurs performants et de forte résolution ont été obtenus au cours de cette thèse. Des électrolytes innovants sous forme de gels ont permis d’élaborer des micro-dispositifs tout solides, pouvant être produit à grande échelle. Des capacités spécifiques énormes ont par ailleurs été obtenues en combinant des matériaux de forte surface spécifique à des matériaux de forte capacité spécifique au sein d’une électrode. Enfin, des micro-supercondensateurs asymétriques ont été élaborés, permettant d’élargir la fenêtre de potentiel d’opération et, par conséquent, d’améliorer la densité d’énergie des micro-dispositifs.

Mots-Clés / Keywords
Matériaux énergétiques; Micro-supercapacitor; Nanotubes de carbone; Dépôt électrophorétique; Stockage de l'énergie;

134169
14239
07/02/2014

Architectures de cellules de commutation monolithiques intégrables sur semi-conducteurs "bi-puce" et "mono-puce" pour convertisseurs de puissance compacts

A.EL KHADIRY

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 7 Février 2014, 164p., Président: B.ALLARD, Rapporteurs: S.LEFEBVRE, D.PLANSON, Examinateurs: S.AZZOPARDI, P.AUSTIN, Directeurs de thèse: F.RICHARDEAU, A.BOURENANNE Thèse réalisée en co-direction avec le LAPLACE , N° 14239

Lien : http://tel.archives-ouvertes.fr/tel-01020587

Diffusable

Plus d'informations

Abstract

In the field of power hybrid integration, it is well known that wiring operation of power semiconductor devices is a source of strong parasitic electrical interactions between interconnections parasitic inductances, parasitic capacitances with respect to the ground plane, the power semiconductor devices themselves and the electronic control circuit. These interactions are a source of EMI on one hand and a factor limiting the performance and reducing the reliability of the power function on the other hand. Monolithic power integration is obviously the only approach to overcome some drawbacks of the hybrid integration. In this context, this thesis work studies the feasibility of a monolithic integration approach called “dual-chip”. This power integration approach deals with the integration of the generic power converter circuit (AC/DC or DC/AC for low and medium power applications) in two complementary multi-switch power chips: A common anode/back-side multi-switch chip, and a common cathode/front-side multi-switch chip. The study includes: modeling by 2D physical/electrical simulations of the proposed structures, validation of their operating modes, realization of the chips in the micro and nanotechnology platform of the LAAS, electrical characterization of the chips and finally a study of 2D and 3D association techniques of the realized chips on SMI/DBC substrate. The scientific perspectives of this work are based on a promising integration approach called “single-chip”. The resulting single-chip corresponds to the fusion of the two power chips used in the first approach and takes advantage of the conclusions made from their association techniques study.

Résumé

Dans le domaine de l'intégration hybride de puissance, l'opération de câblage des dispositifs semi-conducteurs de puissance est la cause de fortes interactions électriques parasites entre les inductances de connexion, les capacités parasites par rapport au plan de masse, les dispositifs de puissance eux même et leur électronique de commande rapprochée. Ces interactions constituent une source de pollution et d'auto-perturbation EMI d'une part et un facteur de limitation des performances et de la fiabilité d'autre part. La voie de l'intégration monolithique de puissance au sein d'un même cristal constitue une approche intéressante permettant de solutionner simultanément l'ensemble des problèmes induits par l'intégration hybride. Dans ce cadre, les travaux de cette thèse visent à étudier la faisabilité d’une approche d’intégration monolithique intermédiaire où une structure générique multiphasée est décomposée et intégrée sous la forme de deux macro-puces, chacune vient intégrer un réseau d'interrupteurs multiphasés partageant au moins une électrode commune. Chaque macro-puce est un "aiguilleur de courant" déclinée en deux versions : une version "high-side" à anode commune/face arrière de la macro-puce et une version "low-side" à cathode commune/face avant de la macro-puce. Ce mode d’intégration adresse des applications de conversion d’énergie de type DC/AC, AC/DC ou encore des interrupteurs de puissance quatre segments de faible et moyenne puissance. L’étude comporte : la modélisation par simulations physiques/électriques 2D de structures de puces proposées, la validation de la fonctionnalité recherchée sur le plan semi-conducteur (structure physique) et système (circuit électrique), la réalisation de puces "prototype" en salle blanche du LAAS puis les caractérisations préliminaires sous pointes et enfin l'étude de solutions d’assemblage 2D et 3D des puces réalisées sur substrat SMI/DBC constituant à terme des modules de puissance ultra compacts. Les perspectives scientifiques à ce travail reposent sur une approche d’intégration monolithique "ultime" des cellules de commutation au sein d'une seule puce. Cette approche reposerait sur la réunion et sur un agencement original des deux aiguilleurs initialement étudiés et profite des résultats de comparaison de leurs techniques d’assemblage.

Mots-Clés / Keywords
IGBT; Diode; Substrat DBC/SMI; Intégration monolithique; Cellule de commutation; Onduleur; Redresseur; Module de puissance; Convertisseur de puissance; Flip-chip; DBC/SMI substrate; RC-IGBT; Monolithic integration; Switching cell; Inverter; Rectifier; Power converter; Power module;

132234
13401
19/07/2013

Étude des régimes extrêmes de fonctionnement en environnement radiatif des composants de puissance en vue de leur durcissement pour les applications aéronautiques et spatiales

M.ZERARKA

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 19 Juillet 2013, 160p., Président: F.MORANCHO, Rapporteurs: C.SCHAEFFER, H.MOREL, Examinateurs: A.TOUBOUL, D.FLORES, Directeurs de thèse: P.AUSTIN , N° 13401

Non diffusable

Plus d'informations

Abstract

This work deals with the reliability of electronic components such as power MOSFET and IGBT affected by Radiative Natural Environment. Nowadays, this problem is considered to be part of the component reliability. While it concerned initially with components which work in severe radiation environment for aerospace, the evolution and complexity of embedded electronics that can interact with this environment which have potentially damaging effects lead us to take these radiative constraints into account as the case of heavy ion. From this scope this work was conducted. Simulations were carried out with Synopsys TCAD simulator in order to give a better understanding of the failure mechanisms such as the Single Event Burn-out (SEB) or Single Event Latch-up and to define the criteria of triggering, the behavior and the sensitivity of different structure (VDMOS, SJ-MOSFET, IGBT planar and IGBT trench). This study allows us to propose and evaluate hardening solutions in design against the triggering phenomena related to the parasites structures.

Résumé

Ce travail traite de la fiabilité des composants électroniques de puissance comme les MOSFET et les IGBT affectés par l’Environnement Radiatif Naturel dans lequel ils évoluent. Cette problématique fait, de nos jours, partie intégrante de la fiabilité des composants. Alors qu’elle concernait initialement les composants destinés à travailler en environnement radiatif sévère du type spatial ou aéronautique, l’évolution et la complexité de l’électronique embarquée, qui peut interagir avec ce type d’environnement et avoir des effets potentiellement dommageables, nous amène à prendre en compte ces contraintes radiatives comme le cas d’ion lourd. C'est dans ce cadre que nous avons effectué les travaux présentés dans ce mémoire. Des simulations utilisant les outils Synopsys TCAD ont été menées afin de mieux comprendre les mécanismes de défaillances comme le Single Event Burn-out (SEB) et le Single Event Latch-up (SEL) ainsi que la définition de critères de déclenchement, de comportement et de la sensibilité de différents composants (VDMOS, SJ-MOSFET, IGBT planar et IGBT trench). Ces études nous ont permis de proposer et d’évaluer des solutions de durcissement au niveau de design permettant la désensibilisation contre les phénomènes de déclenchement liés aux structures parasites.

Mots-Clés / Keywords
VDMOS; SJ-MOSFET; IGBT planar; IGBT trench; SEB; SEL; Burn-out; Latch-up; Composants de puissance; Irradiations ions lourds; Rayonnement ionisant; TCAD; Solutions de durcissement; Power devices; Heavy ion radiation; Ionizing radiation; Hardening solutions;

130492
13337
12/06/2013

Composants passifs intégrés dédiés à la conversion et au stockage de l’énergie

M.BRUNET

ISGE

Habilitation à diriger des recherches : Université Paul Sabatier, Toulouse, 12 Juin 2013, 106p., Président: J.P.CAMBRONNE, Rapporteurs: E.LABOURE, B.GAUTHIER-MANUEL, N.ROLLAND, Examinateurs: C.O'MATHUNA, F.ROOZEBOOM, C.BUNEL, Directrice: M.BAFLEUR , N° 13337

Lien : http://tel.archives-ouvertes.fr/tel-00874018

Diffusable

Plus d'informations

Résumé

Les travaux présentés traitent de l’intégration des composants passifs pour la conversion et le stockage de l’énergie dans un contexte général de l’électronique nomade. Le développement de la micro-électronique conduisant à la miniaturisation des circuits électroniques a permis le boom de l’électronique nomade (smart phones, tablettes, appareils photos numériques, etc.) et l’émergence des réseaux de capteurs communicants (intelligence ambiante). Les enjeux des années à venir sont : toujours plus de fonctionnalités et l’augmentation de l’autonomie énergétique de ces différents objets. La miniaturisation et l’approche de l’intégration hétérogène 3D font partie des solutions pour lever les verrous technologiques associés à ces défis. Concernant les circuits de puissance assurant la conversion et la gestion de l’énergie, la taille des convertisseurs est définie par l’encombrement des éléments passifs les constituant. Je présenterai les travaux réalisés depuis 2005 au LAAS-CNRS permettant l’intégration sur silicium de composants passifs (bobines, condensateurs) pour ces systèmes de gestion de l’énergie. Les travaux sont axés sur la conception, le développement des topologies et des filières technologiques pour micro-bobines (L) et condensateurs intégrés (C). Ainsi, pour des condensateurs à forte densité (au-delà des 500 nF.mm-2), les technologies de gravure du silicium ont été explorées associées à la synthèse et la caractérisation de matériaux à forte permittivité diélectrique. En ce qui concerne les micro-bobines, pour répondre au cahier des charges des convertisseurs fonctionnant autour du watt, les développements se concentrent sur l’intégration du noyau magnétique ainsi que les technologies de dépôts épais d’isolants et de métaux. A long terme, pour produire des alimentations toutes intégrées sur puce, l’intégration et l’empilement de puces multi-fonctionnelles sont à concevoir. Nous montrerons quelques pistes d’intégration : puce passive (contenant bobine et condensateur sur le même substrat), ou co-intégration passif-actifs au sein de la filière d’intégration fonctionnelle. Dans un deuxième volet, nous aborderons la thématique de l’autonomie énergétique des microsystèmes (capteurs ou autre). De nombreux travaux de recherche ont émergé depuis le début des années 2000 sur les microsystèmes de récupération de l’énergie ambiante : solaire, thermique, mécanique, acoustique. Etant donné la nécessité d’un stockage tampon de l’énergie récupérée, la solution la plus pertinente est d’utiliser un supercondensateur, élément de stockage présentant des durées de vie quasi-illimitées. Je présenterai les activités de recherche liées à l’intégration de micro-supercondensateurs sur silicium. Les premiers dispositifs à base de charbon actif et autres carbones nanostructurés ont montré des performances intéressantes : près de 250 mJ.cm-2 d’énergie et 200 mW.cm-2 de puissance. Finalement, les perspectives de recherche sur ces thématiques seront proposées et discutées.

Abstract

The work deals with the integration of passive components for the conversion and storage of energy in the general context of portable electronic devices. The development of micro-electronics lead to the miniaturization of electronic circuits, pushing the expansion of portable electronic devices usage (smart phones, tablets, digital cameras pictures ... etc) and the emergence of networks of communicating sensors for ambient intelligence. One of the challenges of the coming years is to meet the ever-increasing number of functionalities and provide energy autonomy for these different objects. Miniaturization and 3D heterogeneous integration approach are solutions to overcome the technological barriers and address these issues. In power circuits providing conversion and energy management, the size of converters is defined by the size of passive elements. I will present the work carried out since 2005 at LAAS-CNRS for the integration of passive components (coils, capacitors) on silicon dedicated to energy management circuits. The work focuses on the design, development of topologies and technologies for micro-coils (L) and integrated capacitors (C). For highdensity capacitors (above 500 nF.mm-2), silicon etching technologies were explored associated with the synthesis of high-k materials. Regarding micro-coils, to reach specifications defined by low power converters, developments mainly concern the integration of magnetic core and technologies for depositing thick insulation and metal layers. In the long term, to produce power supply on-chip, stacking of multi-functional chips are desired. We will show some ways of integration: passive chip, or passive-active co-integration. In a second part, we will discuss the energy autonomy of microsystems (sensors or other). Many research has emerged since the early 2000s around microsystems harvesting ambient energy: solar, thermal, mechanical, acoustic. Since the harvested energy is intermittent, there is the need for a buffer energy storage. In this case, the best solution is to use a supercapacitor storage element which has almost unlimited lifetime. I will present the research activities related to the integration of micro-supercapacitors on silicon. The first devices based on activated carbon and other nanostructured carbons showed very interesting performance: 250 mJ.cm-2 in energy and 200 mW.cm-2 in power respectively. Finally, research perspectives will be proposed and discussed.

130202
13266
11/06/2013

Nouvelles architectures électriques optimisées de générateurs photovoltaïques à haut rendement New Optimized Electrical Architectures of a Photovoltaic Generators with High Conversion Efficiency

A.BERASATEGI AROSTEGI

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 11 Juin 2013, 146p., Président : C.SCHAEFER, Rapporteurs : A.CID-PASTOR, M.AILLERIE, Examinateur: M.VERMEERSCH, Invité : C.CARREJO, Directeurs de thèse: C.ALONSO, B.ESTIBALS , N° 13266

Lien : http://tel.archives-ouvertes.fr/tel-00849028

Diffusable

Plus d'informations

Résumé

L’objectif de cette thèse est l’optimisation du rendement des chaînes de conversion photovoltaïques (PV). Différentes améliorations de l’architecture électriques et de ses algorithmes de commande ont été développées afin d’obtenir un haut rendement de conversion sur une grande plage de puissance d’entrée. Ces travaux portent également sur l’allongement de la durée de vie de l’étage de conversion électrique. Les avantages et les inconvénients d’un système composé de convertisseurs connectés en parallèle ont été montrés notamment à travers une analyse de pertes. Ces études ont permis la conception d’une nouvelle architecture constituée par des convertisseurs parallélisés. Cette dernière est appelée "Convertisseur Multi-Phase Adaptative" (MPAC). Sa singularité réside dans ses algorithmes de commande qui adaptent les phases actives selon la production de puissance en temps réel et recherchent la configuration la plus efficiente à chaque instant. De cette façon, le MPAC garantit un haut rendement de conversion sur toute la plage de puissance de fonctionnement. Une autre loi de commande permet quant à elle d’uniformiser le temps de fonctionnement de chaque phase par l’implémentation d’un algorithme de rotation de phase. Ainsi, le stress des composants de ces phases est maintenu homogène, assurant un vieillissement homogène pour chacune des phases. Etant donné alors le faible stress appliqué sur chaque composant, la structure MPAC présente une durée de vie plus importante. Les améliorations de l’étage de conversion de puissance ont pu montrer par la réalisation d’un prototype expérimental et par la réalisation de tests expérimentaux la validation globale du système. Pour finir, des tests comparatifs entre une chaîne de conversion PV classique et notre système ont montré une amélioration significative du rendement de conversion.

Abstract

This thesis focuses in the optimization of the efficiency of photovoltaic power conversion chain. In this way, different improvements have been proposed in the electrical architecture and its control algorithms in order to obtain high efficiency in a large rage of input power and long life-time of PV power conversion system. Using loss analysis, the benefits and drawbacks of parallel connection of power structures has been shown. This analysis has allowed the conception of a new optimized architecture constituted by parallelized power converters, called Multi-Phase Adaptive Converter (MPAC). The singularity of these power structures consists on the adaptation of the phases of the converter depending on the power production in real-time and looking for the most efficient configuration all time. In this way, the MPAC guarantees high conversion efficiency for all power ranges. Another control law is also implemented which guarantees a rotation of the phases to keep their working time uniform. Thus, the stress of the components of all the phases is kept homogenous, assuring a homogeneous aging of the phases. Since the global stress of the component is lower, the MPAC presents a longer life-time. The improvements in the power conversion stage are shown by experimental prototypes. Experimental tests have been done for global validation. Comparison with a classical power conversion stage shows the improvement in the global conversion efficiency.

Mots-Clés / Keywords
Photovoltaïque; Convertisseur de puissance; Architecture distribuée; Conversion d'énergie optimisée; Haut rendement; Photovoltaic; Power converter; Distributed architecture; Optimized energy; Conversion; High efficiency;

130000
13269
10/06/2013

Architecture de puissance distribuée reconfigurable dédiée à l’optimisation de l’énergie photovoltaïque

Y.EL BASRI

ISGE

Doctorat : Université de Toulouse III - Paul Sabatier, 10 Juin 2013, Président : F. MORANCHO, Rapporteurs : F. GUINJOAN-GISPER, P. POGGI, Invité : M. VERMEERSH, Directeurs de thèse: C. ALONSO, C.E. CARREJO , N° 13269

Lien : http://tel.archives-ouvertes.fr/tel-00849358

Diffusable

Plus d'informations

Abstract

In the global context of research improvements of a photovoltaic (PV), we felt it necessary to begin this thesis with a summary of the understanding of the physical phenomena involved in the photovoltaic effect. Indeed, a better understanding of their interactions with a systematic research on the behavior of PV generators and sources of limiting effects of energy production PV. It is possible to better define the problem of this research. Throughout these three years, we have worked to identify the causes of failures of PV systems to provide technical solutions and make conversion systems in their globalities more reliable and certainly more effective than existing products. In the literature, we found that many studies are focused even today research models more or less precise behavior of PV cells and modules, and complete PV generators subject to changing environments as it is case in real conditions of sunshine. These models through various simulations reproduce the conditions of sunlight and use of PV generators, it is possible to separate the phenomena and to distinguish for example the loss of producible environment-related losses due to a mismatch electric. Thus, quantifying the potential for improvement and better understanding of the interactions, the search for solutions to improve system performance can be targeted and cover a wide range of operation.

Résumé

Dans le contexte global de recherches d’améliorations des performances d’un système photovoltaïque (PV), il nous a paru nécessaire de commencer cette thèse par une synthèse sur la compréhension des phénomènes physiques impliqués dans l’effet photovoltaïque. En effet, en comprenant mieux leurs interactions par une démarche systématique de recherche sur le comportement des générateurs PV et les origines des effets limitant la production d’énergie PV. Il est possible de mieux situer la problématique de ces travaux de recherche. Tout au long de ces trois années passées, nous nous sommes attachés à rechercher les causes des défaillances des systèmes PV pour proposer des solutions techniques de conversion et rendre les systèmes dans leurs globalités plus fiables et surtout plus efficaces que les produits existants. Ainsi dans la littérature, nous avons pu constater que plusieurs études se focalisent encore de nos jours sur la recherche de modèles plus ou moins précis du comportement de cellules PV puis de modules et de générateurs PV complets soumis à des environnements changeant comme c’est le cas en condition réelle d’ensoleillement. Par ces modèles, à travers diverses simulations reproduisant les conditions d’ensoleillement et d’utilisation des générateurs PV, il est ainsi possible de dissocier les phénomènes et par exemple de différencier les pertes de productible liées à l’environnement des pertes liées à une désadaptation électrique. Ainsi, en quantifiant le potentiel d’amélioration et en comprenant mieux les interactions, la recherche de solutions sur l’amélioration de performances des systèmes peut être ciblée et couvrir un large spectre de fonctionnement.

Mots-Clés / Keywords
Système Photovoltaïque; Reconfiguration; Ombrage; Puissance; Photovoltaic system; Shadow; Shadowing; Power;

130006
Les informations recueillies font l’objet d’un traitement informatique destiné à des statistiques d'utilisation du formulaire de recherche dans la base de données des publications scientifiques. Les destinataires des données sont : le service de documentation du LAAS.Conformément à la loi « informatique et libertés » du 6 janvier 1978 modifiée en 2004, vous bénéficiez d’un droit d’accès et de rectification aux informations qui vous concernent, que vous pouvez exercer en vous adressant à
Pour recevoir une copie des documents, contacter doc@laas.fr en mentionnant le n° de rapport LAAS et votre adresse postale. Signalez tout problème de dysfonctionnement à sysadmin@laas.fr. http://www.laas.fr/pulman/pulman-isens/web/app.php/